长川科技申请信号发送专利，有效解决高速数字信号电磁干扰辐射过大的问题

金融界2024年1月6日消息，据国家知识产权局公告，杭州长川科技股份有限公司申请一项名为“信号发送装置、测试机和测试机信号输出方法”，公开号CN117353765A，申请日期为2023年12月。

专利摘要显示，本申请涉及一种信号发送装置、测试机和测试机信号输出方法，信号发送装置包括：存储模块，用于存储码型数据；信号发送模块，包括时钟锁相环模块和发射模块，时钟锁相环模块连接波形生成装置和发射模块，发射模块连接存储模块；其中，时钟锁相环模块用于接收波形生成装置输出的扩频时钟，根据配置的分倍频系数和扩频时钟，输出频率波动的时钟信号；发射模块根据时钟信号将码型数据输出。将扩频时钟用于信号发送模块，通过时钟锁相环模块输出频率波动的时钟信号，发射模块根据时钟信号将码型数据输出。在不使用屏蔽技术的前提下，能够有效的解决高速数字信号电磁干扰辐射过大的问题，实现了在避免影响测试机使用的前提下降低发射信号的辐射。

本文源自金融界

做信号链，你需要了解这些高速信号知识

为什么要使用LVDS或JESD204B标准？

信号链是连接真实世界和数字世界的桥梁。随着ADC采样率和采样精度的提升，接口芯片的信号传输速度也越来越快，高速信号传输的各种挑战慢慢浮现出来了。作为一个信号链设计或验证工程师，这些基本概念你一定要知道。

相比传统的CMOS传输技术，在信号链中引入LVDS或JESD204B，可以实现更高的信号传输速率，更低的功耗，具备更好的抗干扰性 (信噪比更佳)，而且线束数量会大幅降低。

LVDS（Low-Voltage Differential Signaling ,低电压差分信号）是美国国家半导体（National Semiconductor, NS，现TI）于1994年提出的一种信号传输模式的电平标准，它采用极低的电压摆幅传输高速差分数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰等优点，已经被广泛应用于串行高速数据通讯的各个场合，比较广为人知的有笔记本电脑的液晶显示，数据转换器(ADC/DAC)的高速数字信号传输，汽车电子的视频码流传输等。

JESD204是标准化组织JEDEC，针对数据转换器（ADC和DAC）和逻辑器件(FGPA)之间进行数据传输，而制定的高速串行接口。 JESD204采用CML (Current-Mode Logic)技术来传输信号，该标准的 B 修订版支持高达 12.5 Gbps串行数据速率，并可确保 JESD204 链路具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升，以及FPGA芯片对JESD204B标准的广泛支持，JESD204在高速转换器和集成RF收发器的应用中也变得更为常见。

图1：各种低电平总线的对比

LVDS是一种电流驱动的高速信号，在发送端施加一个3.5mA的恒定电流源。控制开关管的通断，就可以使得发送端流向接收端的电流，在正向和反向之间不断变化，从而在接收端的100欧姆差分负载上实现+/-350mV的差分电压变化，最高可实现3.125Gbps的高速数据传输。LVDS采用差分线的传输方式，会带来几个显著的优势：

a.允许发送端和接收端之间存在共模电压差异(0-2.4V范围内)

b.优秀的抗干扰能力，信噪比极佳

c.极低的电压摆幅，功耗极低

图2：LVDS的工作方式

传统的LVDS采用同步时钟的方式，使用一对差分时钟，为最多三对数据信号提供时钟参考。每个时钟周期内，每对数据传输7 bits信息。需要用到SerDes芯片，在发送时，将并行信号通过并/串转换，变成高速串行信号；在接收到高速串行信号时，使用串/并转换，还原并行信号。

图3：LVDS 同步时钟为数据提供参考

现在使用的LVDS也支持8b/10b SerDes来实现更高效的信号传输。 这种传输方式不再需要用到时钟信号，只需要传输Data信号就可以了，节省了一对差分线。通过8b/10b编码，将8bit有效数据映射成10bit编码数据，这个过程中虽然增加了25%的开销，但可以确保数据里有足够频繁的信号跳变。在收到信号后，通过锁相环(PLL)从数据里恢复出时钟。这种传输架构称之为嵌入式时钟(Embeded Clock)。8b/10b编码还可以让传输信号实现直流平衡(DC Balance)，即1的个数和0的个数基本维持相等。直流平衡的传输链路可以串联隔直电容，提升链路的噪声和抖动性能。嵌入式时钟和8b/10b被广泛用于工业高速传输标准，比如PCIe，SATA, USB3等，也包括JESD204 (CML)。

图4：LVDS 内嵌时钟的工作方式（图片来源TI）

不同于LVDS的是, CML(Current-Mode Logic)采用电压驱动的方式，在源端施加一个恒定的电压Vcc。通过控制开关管的通断，接收端就可以得到变化的差分电压。CML使用嵌入式时钟和8b/10b编码，工作电压比LVDS更高，同时在发送和接收芯片里使用均衡技术，以确保高速、长距离传输时仍具有很优秀的误码率。使用CML技术的JESD204B可支持高达12.5Gbps的data rate，其最新的C版本甚至可以支持高达32Gbps data rate。

图5：CML信号传输方式 图5：CML信号传输方式

那么我们在设计高速接口芯片时，到底应该使用LVDS还是CML(JESD204)呢？简单的原则是，CML速率更高，而LVDS则功耗更低。

图6：LVDS和CML的选择

当Data Rate低于2Gbps时，LVDS的应用更为广泛，其功耗更低，抗干扰强，较宽的共模电压范围让互连的要求变得很低，阅读完整内容请复制此链接至浏览器： http://www.eeworld.com.cn/au9SanT

相关问答

高速电子元件是什么?

高速电子元件是指能够在高频率下正常工作的电子元件。这些元件通常用于高速通信、射频(RF)应用、微波技术和其他需要处理高频信号的领域。高速电子元件具有以...

朋友说在高速没信号导航不动怎么回复?

可以回复说那你们在高速上一定要注意驾驶的安全,看好前面的车辆不要超速,同时也不要给我再发信息了,一定要集中精神等到回来的时候再和我打电话,到时候我一定...

高速上有4g信号吗?

高速上面有4G信号。4G是在在国际范围及移动互联行业对4G网络升级的统称,其用来描述与形容应用LTE-A载波聚合技术的4G网络,是对应用新技术而实现速度增长的4G网...

信号与信息处理基本知识?

(1)实时信号与信息处理主要研究内容:嵌入式操作系统的分析、DSP的开发和设计、信号控制技术。信号的采集、压缩编码、传输、交互和控制技术,流媒体技术以及多...

手机在高速公路有没有信号?

只要不是很偏僻的地方,都会有,现在基站建设比较健全了。如果没有可以尝试下面几种方法:1、建议更改网络模式:设定-更多设定-移动网络-网络运营商重新选择...

关于模拟电源和数字电源在一些电路中经常会遇到模拟电源和数...

[最佳回答]模拟和数字的概念要搞清楚,模拟是连续的,数字通常就是高低电平信号,之所以模拟地和数字地要分开原因就是担心两总信号之间的干扰.举个例子说吧,你的...

电信高速上信号好吗?

电信高速上的信号应该很好。因为在基站的规划和建设中,电信公司肯定都会把高速公路沿线作为一个重点覆盖的区域。所以,一般高速公路沿线,包括山区和隧道里,...

【在高速公路上常用超声波测速仪测量汽车的车速.它是根据测...

[最佳回答](1)当时间间隔大于1.0s时,为前进状态;反之则为倒退状态(2)设车速为Xm/sS1=340*1S2=340*1.2V车=(S2-S1)/1.2≈56.6m/s(这速度有200多码了(⊙o⊙)...

问下高速球怎么调_其他问答_系统粉

设置高速球,要定时自动激活功能,可设定和调用预置点、花样扫描、区域扫描和显示区域等;一体化集成设计,机芯运动部分采用全金属结构,结构紧凑,可靠...

光电编码器的脉冲信号的数字量怎么转换成模拟量输入到plc上，用于测量倒立摆的角度，使用plc控制的?

不用转换成模拟量就可以实现啊你用AB双相的高速计数器对编码器进行计数,再换算成角度就好了假如你用1000线的编码器,那记一个数字就是走过0.36度,你用数字...